| 451 |
98-1
|
研究獎勵
|
Full Phase Encoding for Digital Holographic Encryption Using Liquid Crystal Spatial Light Modulators
|
| 452 |
81-1
|
研究獎勵
|
餘數系統之除法算法
|
| 453 |
97-1
|
研究獎勵
|
High Efficiency and Low Complexity Motion Estimation Algorithm for MPEG-4AVC/H.264 Coding
|
| 454 |
91-1
|
研究獎勵
|
具小型數位控制振盪器及快速相鎖之全數位鎖相迴路之設計
|
| 455 |
97-1
|
研究獎勵
|
A High-Performance Sequential MRU Cache Using Valid-Bit Assistant Search Algorithm
|
| 456 |
98-1
|
研究獎勵
|
Fast intra prediction mode decision algorithm for 4×4 Blocks in H.264/ MPEG-4
AVC
|
| 457 |
98-1
|
研究獎勵
|
On-line Full-Phase Digital Holographic Encryption Based on Electrically Addressed Spatial Light Modulators
|
| 458 |
99-1
|
研究獎勵
|
Inductorless CMOS receiver front-end circuits for 10-Gb/s optical communications
|
| 459 |
93-1
|
研究獎勵
|
Design of a Low-power Configurable-Way Cache Applied in Multiprocessor Systems
|
| 460 |
95-1
|
研究獎勵
|
A Low-Jitter Phase-Interpolation Direct Digital Synthesizer Using Single Capacitor Integration
|
| 461 |
94-1
|
研究獎勵
|
Dual-Band Sigma-Delta Modulator for Wideband Receiver Applications
|
| 462 |
97-1
|
研究獎勵
|
Memory-Efficient VLSI Architecture for 2-D Integer Lifting-Based DWT Using Interlanced Read Scan Algorithm
|
| 463 |
99-1
|
研究獎勵
|
A low-offset low-noise sigma-delta modulator with pseudorandom chopper-stabilization technique
|
| 464 |
92-1
|
研究獎勵
|
具常時間執行之預等份基數四的新式Svobota-Tung除法器
|
| 465 |
86-1
|
研究獎勵
|
Novel architecture for two-dimensional high throughput rate real time discrete cosine transform and the Vlsi design
|
| 466 |
96-1
|
研究獎勵
|
High Efficiency EBCOT with Parallel Coding Architecture for JPEG2000
|
| 467 |
98-1
|
研究獎勵
|
Novel fast block motion estimation using diamond-arc-hexagon search patterns
|
| 468 |
93-1
|
研發處: 研究計畫 (國科會)
|
無線光通訊之智慧型盲人預警監控及導引網路系統-子計畫一：提昇私校研發能量專案計畫-
|
| 469 |
93-1
|
研發處: 研究計畫 (國科會)
|
應用於IEEE 802.11a系統之低功率高效能類比數位與數位類比轉換器(I)
|
| 470 |
91-1
|
研發處: 研究計畫 (國科會)
|
使用在行動通訊上具寬頻及多重通訊協定之類比/數位轉換器新架構之研究及其晶片實現
|
| 471 |
90-1
|
研發處: 研究計畫 (國科會)
|
無線寬頻接收端之寬頻類比/數位轉換器與可調適性濾波池之新架構研究與設計
|
| 472 |
89-1
|
研發處: 研究計畫 (國科會)
|
多位元與高精準度快速除法器之演算法則與硬體架構之研究與發展
|
| 473 |
88-1
|
研發處: 研究計畫 (國科會)
|
3V_100MHZ正反離散餘弦轉換器IP模組之研究與晶片研製
|
| 474 |
87-1
|
研發處: 研究計畫 (國科會)
|
無進位式高速除法器之演算法則與硬體架構之研究與發展
|
| 475 |
86-1
|
研發處: 研究計畫 (國科會)
|
非同步電路控制單元研究與其相關電路元件和系統之設計發展
|
| 476 |
83-2
|
研發處: 研究計畫 (國科會)
|
應用餘數定理之除法器
|
| 477 |
82-1
|
研發處: 研究計畫 (國科會)
|
積體電路細胞元資料庫之開發與相關應用之研究（Ⅰ）（儀器設備費）
|
| 478 |
82-2
|
研發處: 研究計畫 (國科會)
|
應用餘數定理之除法器
|
| 479 |
82-1
|
研發處: 研究計畫 (國科會)
|
積體電路細胞元資料庫之開發與相關應用之研究（Ⅰ）
|
| 480 |
81-2
|
研發處: 研究計畫 (國科會)
|
應用餘數系統之快速16×16位元之乘法器（儀器設備費）
|
GoogleAnalytics