Novel architecture for two-dimensional high throughput rate real time discrete cosine transform and the Vlsi design
學年 86
學期 1
申請日期 1997-08-01
得獎人員 江正雄 Chiang Jen-shiun
得獎論文名稱 Novel architecture for two-dimensional high throughput rate real time discrete cosine transform and the Vlsi design
得獎等級 0
所屬類別 0
出版者
研究獎勵類別 2
備註
發表日期 1997-01-01