權重H2降階控制器設計及硬體迴路模擬
學年 103
學期 2
發表日期 2015-07-02
作品名稱 權重H2降階控制器設計及硬體迴路模擬
作品名稱（其他語言）
著者 周永山; 吳達太; 李世安
作品所屬單位
出版者
會議名稱 2015中華民國系統科學與工程研討會(NSSSE2015)
會議地點 大同大學, 台北, 台灣
摘要 本文研究權重H2控制器設計之問題。傳統方法會造成高階控制器(受控體與權重函數之階數總和)，以及會在擴增系統內引入一些無法移動之極點，對閉迴路極點配置構成限制。本文提出改良的方法，若某些條件滿足，則可得到H2降階控制器，並且將閉迴路系統極點配置在指定區域，不受引入權重函數階數及極點位置之影響。文末利用軟體模擬暨硬體迴路模擬驗證本文方法之可行性
關鍵字 權重函數;H2控制;降階;集點配置;FPGA;硬體迴路模型
語言 zh_TW
收錄於
會議性質 國內
校內研討會地點 無
研討會時間 20150702~20150706
通訊作者
國別 TWN
公開徵稿
出版型式
出處 2015中華民國系統科學與工程研討會(NSSSE2015)
相關連結

機構典藏連結 ( http://tkuir.lib.tku.edu.tw:8080/dspace/handle/987654321/103693 )

機構典藏連結