A fast-locking all-digital PLL with dynamic loop gain control and phase self-alignment mechanism for sub-GHz IoT applications
學年 110
學期 1
申請日期 2021-08-01
得獎人員 楊維斌 WEB-BIN YANG
得獎論文名稱 A fast-locking all-digital PLL with dynamic loop gain control and phase self-alignment mechanism for sub-GHz IoT applications
得獎等級 0
所屬類別 0
出版者 Japanese Journal of Applied Physics 59(SG), SGGL08(11 pages)
研究獎勵類別 5
備註
發表日期 2020-01-01