Design of Fast-Locked Digitally Controlled Low-Dropout Regulator for Ultra-low Voltage Input
學年 108
學期 1
申請日期 2019-08-01
得獎人員 楊維斌 WEB-BIN YANG
得獎論文名稱 Design of Fast-Locked Digitally Controlled Low-Dropout Regulator for Ultra-low Voltage Input
得獎等級 0
所屬類別 0
出版者 Circuits, Systems, and Signal Processing 36(12), p.5041-5061
研究獎勵類別 5
備註
發表日期 2017-01-01
SDGS 優質教育,尊嚴就業與經濟發展