| Boosting the Performance of 3D Charge Trap NAND Flash with Asymmetric Feature Process Size Characteristic | |
|---|---|
| 學年 | 105 |
| 學期 | 2 |
| 發表日期 | 2017-06-18 |
| 作品名稱 | Boosting the Performance of 3D Charge Trap NAND Flash with Asymmetric Feature Process Size Characteristic |
| 作品名稱（其他語言） | |
| 著者 | Chen, Shuo Han; Chen, Yen-Ting; Wei, Hsin-Wen; Shih, Wei-Kuan |
| 作品所屬單位 | |
| 出版者 | |
| 會議名稱 | Design Automation Conference 2017 |
| 會議地點 | Austin, Texas |
| 摘要 | |
| 關鍵字 | |
| 語言 | en_US |
| 收錄於 | |
| 會議性質 | 國際 |
| 校內研討會地點 | 無 |
| 研討會時間 | 20170618~20170622 |
| 通訊作者 | |
| 國別 | USA |
| 公開徵稿 | |
| 出版型式 | |
| 出處 | The proceedings of DAC 2017 |
| 相關連結 |
機構典藏連結 ( http://tkuir.lib.tku.edu.tw:8080/dspace/handle/987654321/109832 ) |
GoogleAnalytics