| The optimal testrail architecture for core-based soc testing | |
|---|---|
| 學年 | 92 |
| 學期 | 2 |
| 出版（發表）日期 | 2004-05-01 |
| 作品名稱 | The optimal testrail architecture for core-based soc testing |
| 作品名稱（其他語言） | |
| 著者 | Rau, Jiann-chyi; Huang, Wang-tiao; Chien, Chih-lung |
| 單位 | 淡江大學電機工程學系 |
| 出版者 | World Scientific and Engineering Academy and Society (WSEAS) |
| 著錄名稱、卷期、頁數 | WSEAS Transactions on Circuits and System 3(3), pp.720-722 |
| 摘要 | |
| 關鍵字 | |
| 語言 | en |
| ISSN | 1109-2734 |
| 期刊性質 | |
| 收錄於 | |
| 產學合作 | |
| 通訊作者 | |
| 審稿制度 | |
| 國別 | |
| 公開徵稿 | |
| 出版型式 | |
| 相關連結 |
機構典藏連結 ( http://tkuir.lib.tku.edu.tw:8080/dspace/handle/987654321/46330 ) |
| SDGS | 產業創新與基礎設施 |
GoogleAnalytics