教師資料查詢 | 類別: 會議論文 | 教師: 江正雄CHIANG JEN-SHIUN (瀏覽個人網頁)

標題:高傳輸率維特比解碼器
學年94
學期1
發表日期2005/11/17
作品名稱高傳輸率維特比解碼器
作品名稱(其他語言)The Design and Implementation of High Throughput Rate Viterbi Decoder
著者江正雄; 李後璋
作品所屬單位淡江大學電機工程學系
出版者
會議名稱2005民生電子暨信號處理研討會=Workshop on Consumer Electronics and Signal Processing
會議地點雲林縣, 臺灣
摘要此篇論文主要在陳述一種新的維特比解碼器(Viterbi decoder)的架構,目的在 提高原有IS-95, IS-2000, 8021.x的傳輸率。就原IS-95標準,其輸入頻率為10 MHz,而其傳輸率為1.22 Mbps,如果使用此架構,可將其傳輸率提升至40 Mbps,其改善倍率將近32倍。如果以IS-2000為比較(3.1 Mbps),此架構的改善 倍率,亦可達到12倍之多。而如果以現存的802.11 a/b/g,可將其原有的輸入觸 發頻率40 MHz降至10 MHz,其輸傳輸率仍可維持在27 Mbps,甚至達到40 Mbps。 並且在未來的802.11n標準下,其傳輸率必須達到100 Mbps,如輸入頻率維持在 40 MHz,此架構可提供到160 Mbps的傳輸率,仍然遠超過802.11n的標準。而且 也可大幅減少生還者路徑(Trace back unit)單元所佔積體電路的面積。
關鍵字維特比解碼器;生還者路徑;Viterbi decoder;Trace back unit
語言中文
收錄於
會議性質國內
校內研討會地點
研討會時間20051117~20051118
通訊作者
國別中華民國
公開徵稿Y
出版型式紙本
出處2005民生電子暨信號處理研討會論文集=Proceedings of Workshop on Consumer Electronics and Signal Processing,6頁
相關連結
SDGs
Google+ 推薦功能,讓全世界都能看到您的推薦!