A 0.5V 320MHz 8 bit x 8 bit pipelined multiplier in 130nm CMOS process
學年 101
學期 1
申請日期 2012-08-01
得獎人員 楊維斌 WEB-BIN YANG
得獎論文名稱 A 0.5V 320MHz 8 bit x 8 bit pipelined multiplier in 130nm CMOS process
得獎等級 0
所屬類別 0
出版者 Microelectronics Journal
研究獎勵類別 5
備註
發表日期 2011-01-01
SDGS 優質教育,產業創新與基礎設施