A Pseudo Fractional-N Clock Generator with 50% Duty Cycle Output
學年 100
學期 1
申請日期 2011-08-01
得獎人員 楊維斌 WEB-BIN YANG
得獎論文名稱 A Pseudo Fractional-N Clock Generator with 50% Duty Cycle Output
得獎等級 0
所屬類別 0
出版者 IEICE Transactions on Electronics
研究獎勵類別 5
備註
發表日期 2010-03-01
SDGS 優質教育,尊嚴就業與經濟發展