| Design of Low latency on-chip communication based on hybrid NoC Architecture | |
|---|---|
| 學年 | 98 |
| 學期 | 2 |
| 發表日期 | 2010-06-01 |
| 作品名稱 | Design of Low latency on-chip communication based on hybrid NoC Architecture |
| 作品名稱（其他語言） | |
| 著者 | Tsai, Kun-lin; Lai, Fei-pei; Pan, Chien-yu; Xiao, Di-sheng; Tan, Hsiang-jen; Lee, Hung-chang |
| 作品所屬單位 | 淡江大學資訊管理學系 |
| 出版者 | IEEE |
| 會議名稱 | |
| 會議地點 | |
| 摘要 | |
| 關鍵字 | |
| 語言 | en_US |
| 收錄於 | |
| 會議性質 | 國際 |
| 校內研討會地點 | |
| 研討會時間 | |
| 通訊作者 | |
| 國別 | |
| 公開徵稿 | |
| 出版型式 | |
| 出處 | IEEE Inten'l NEWCAS conference. EWCAS10 8th IEEE International NEWCAS Conference |
| 相關連結 |
機構典藏連結 ( http://tkuir.lib.tku.edu.tw:8080/dspace/handle/987654321/63293 ) |
GoogleAnalytics