High-speed EBCOT with dual context-modeling coding architecture for JPEG2000
學年 92
學期 2
發表日期 2004-05-23
作品名稱 High-speed EBCOT with dual context-modeling coding architecture for JPEG2000
作品名稱（其他語言）
著者 Chiang, Jen-Shiun; Chang, Chun-Hau; Lin, Yu-Sen; Hsieh, Chang-You; Hsia ,Chih-Hsien
作品所屬單位 淡江大學電機工程學系
出版者
會議名稱 Circuits and Systems, 2004. ISCAS '04. the 2004 International Symposium on=2004年國際電子電機協會國際電路與系統研討會
會議地點 溫哥華, 加拿大
摘要 This work presents a parallel context-modeling coding architecture and a matching arithmetic coder (MQ coder) for the embedded block coding (EBCOT) unit of the JPEG2000 encoder. The tier-1 of the EBCOT consumes most of the computation time in a JPEG2000 encoding system, and the proposed parallel architecture can increase the throughput rate of the context-modeling. To match the high throughput rate of the parallel context-modeling architecture, and efficient pipelined architecture for context-based adaptive arithmetic encoder is proposed. This encoder of JPEG2000 can work at 185MHz to encode one symbol each cycle. Compared with the conventional context-modeling architecture, our parallel architecture can decrease the execution time about 25%.
關鍵字
語言 en
收錄於
會議性質 國際
校內研討會地點
研討會時間 20040523~20040526
通訊作者
國別 CAN
公開徵稿
出版型式
出處 Circuits and Systems, 2004. ISCAS '04. Proceedings of the 2004 International Symposium on=2004年國際電子電機協會國際電路與系統研討會論文集, v.3, pp.865-868
相關連結

機構典藏連結 ( http://tkuir.lib.tku.edu.tw:8080/dspace/handle/987654321/70436 )

機構典藏連結
SDGS 永續城市與社區,負責任的消費與生產,夥伴關係,優質教育,尊嚴就業與經濟發展,產業創新與基礎設施