2. Test time reduction for scan-designed circuits by sliding compatibility
學年 86
學期 1
申請日期 1997-08-01
得獎人員 張昭憲 Chang Jau-shien
得獎論文名稱 2. Test time reduction for scan-designed circuits by sliding compatibility
得獎等級 0
所屬類別 0
出版者
研究獎勵類別 2
備註
發表日期 1997-01-01
SDGS 產業創新與基礎設施