| 時脈產生器以及相關之鎖相迴路與時脈產生方法 | |
|---|---|
| 學年 | 97 |
| 學期 | 1 |
| 專利開始日期 | 2008-09-01 |
| 專利結束日期 | 2008-09-01 |
| 作品名稱 | 時脈產生器以及相關之鎖相迴路與時脈產生方法 |
| 作品名稱（其他語言） | Clock generator and phase locked loop and clock generation method using the same |
| 著者 | 郭書菖; Kuo, Shu-chang; 楊維斌; Yang, Wei-bin; 鄭國興; Cheng, Kuo-Hsing |
| 單位 | 淡江大學電機工程學系 |
| 著錄名稱、卷期、頁數 | |
| 描述 | 專利類型：發明 專利國別：中華民國 專利公開/公告號：I300653 專利申請號：094120750 國際分類號：H03L-007/00 專利權期間：20080901~20250621 |
| 摘要 | 一種時脈產生器，包括一壓控振盪器模組，用以產生具有一第一頻率(f0)之複數第一時脈(D1~Dm)，其中時脈Di與時脈Di-1間具有一固定相位差，並且1 該等第一時脈以及一組二進制碼(binary code)，用以根據該二進制碼，由該等第一時脈中，取出以一對應順序排列之一組對應時脈,並輸出該組對應時脈；以及一時脈合成電路，耦接該組對應時脈，並藉以合成出具有一第二頻率(f1)之一第二時脈，其中f1=A/Bf0，A與B為正整數，且B>A。 |
| 關鍵字 | |
| 語言 | zh_TW |
| 相關連結 |
機構典藏連結 ( http://tkuir.lib.tku.edu.tw:8080/dspace/handle/987654321/53879 ) |
| SDGS | 消除貧窮,產業創新與基礎設施 |
GoogleAnalytics