無進位式高速除法器之演算法則與硬體架構之研究與發展
學年 87
學期 1
出版(發表)日期 1999-01-01
作品名稱 無進位式高速除法器之演算法則與硬體架構之研究與發展
作品名稱(其他語言) The Research and Development of the Algorithm and Hardware Architecture of a High Speed Divider
著者 江正雄
單位 淡江大學電機工程學系
描述 計畫編號:NSC88-2215-E032-001 研究期間:199808~199907 研究經費:350,000
委託單位 行政院國家科學委員會
摘要
關鍵字 除法器;部分餘數;無進位;有號數;Divider;Partial remainder;Carry free;Signed digit
語言
相關連結

機構典藏連結 ( http://tkuir.lib.tku.edu.tw:8080/dspace/handle/987654321/7695 )

機構典藏連結

SDGS 永續城市與社區,負責任的消費與生產,夥伴關係,優質教育,尊嚴就業與經濟發展,產業創新與基礎設施