A 25 MHz crystal less clock generator with background calibration against process and temperature variation
學年 106
學期 1
申請日期 2017-08-01
得獎人員 楊維斌 WEB-BIN YANG
得獎論文名稱 A 25 MHz crystal less clock generator with background calibration against process and temperature variation
得獎等級 0
所屬類別 0
出版者 Computers and Electrical Engineering 52, p.28-37
研究獎勵類別 5
備註
發表日期 2016-01-01
SDGS 優質教育,產業創新與基礎設施