低電壓低功率之GHz鎖相迴路電路IP製作及內建測試電路設計
學年 90
學期 1
出版（發表）日期 2002-01-01
作品名稱 低電壓低功率之GHz鎖相迴路電路IP製作及內建測試電路設計
作品名稱（其他語言） Design and IP Implementation of Low-Voltage Low-Power GHz PLL with BIST
著者 鄭國興
單位 淡江大學電機工程學系
描述 計畫編號：NSC91-2215-E032-001 研究期間：200208~200307 研究經費：889,000
委託單位 行政院國家科學委員會
摘要
關鍵字
語言
相關連結

機構典藏連結 ( http://tkuir.lib.tku.edu.tw:8080/dspace/handle/987654321/7554 )

機構典藏連結