關鍵字:

教師資料查詢 | 教師:江正雄

# 學年期 類別 標題
307 103-1 教學計畫表 電機系電通二:電路實驗 TETBB2E0721 1B
308 103-1 教學計畫表 電機系電資一:基礎電機實驗 TETAB1E1562 1B
309 103-1 教學計畫表 電機一機器人:系統晶片設計實驗 TETEM1E2895 0A
310 103-1 教學計畫表 電機進學班四:電工實驗 TETXE4E0692 2C
311 103-1 教學計畫表 電機系電機三:電子學 TETCB3E0961 2A
312 103-1 教學計畫表 電機系電資三:半導體物理 TETAB3S0058 0A
313 95-2 會議論文 An Efficient Video Object Segmentation Based on Mask Pre-Filling Algorithm
314 95-2 會議論文 應用於 H.264/AVC 之高效能去方塊濾波器硬體架構設計
315 89-2 會議論文 A Fast Sequential MRU Cache with Competitive Hardware Cost
316 86-1 會議論文 The Design and Implementation of a 3.3V 400MHz All Digital Phase-Locked Loop
317 89-1 會議論文 A High Speed Radix-4 Carry Free Division Architecture
318 92-1 會議論文 A Jitter-Free Phase-Interpolation Direct Digital Synthesizer Using Two-Phase Integration
319 92-1 會議論文 2.4GHz CMOS Power Amplifier with Dynamic Bias Circuits for Efficiency Improvement
320 95-1 會議論文 Complexity Reduction for 2-D Integer Lifting-Based Discrete Wavelet Transform Using Symmetric Mask-Based Scheme
321 95-1 會議論文 A Low Power Wide Bandwidth Second-Order Continuous-Time Delta-Sigma Modulator with Single Amplifier Scheme
322 93-2 會議論文 An Efficient and Reguler Motion Estimation Algorithm for Mpeg4-Avc/H.264 Coding
323 94-1 會議論文 設計一個新的遮罩式二維離散小波轉換器
324 88-1 會議論文 盲用點字樂譜的研究
325 90-1 會議論文 A Novel Multi-Stage Sigma-Delta Modulator with Extending Bandwidth
326 90-1 會議論文 An Overlapped Row Column High Throughput DCT/IDCT Architecture for Real-Time Image and Video System
327 93-2 會議論文 An Efficient VLSI Architecture for 2-D DWT using Lifting Scheme
328 94-2 會議論文 即時有效率之二維離散小波反轉換VLSI架構
329 97-1 會議論文 A Feature-Based Visual Self-Localization Algorithm for Humanoid Soccer Robot System
330 94-1 會議論文 Design of High-Efficiency Multimedia Signal Processing IP for 2-D DWT VLSI Architecture
301 102-1 研究獎勵 Adaptive vision-based self-localization system for humanoid robot of RoboCup
302 95-2 會議論文 應用於 H.264/AVC 之高效能去方塊濾波器硬體架構設計
303 103-1 研發處: 研究計畫 (國科會) 寬頻多通道低功耗三角積分類比數位轉換器與高頻超音波前端系統研究與實現(I)
304 95-2 專利 紅外線感溫裝置生產時校正方法
305 97-1 專利 應用於音源放大器之偏壓電路
306 86-1 期刊論文 Novel architecture for two-dimensional high throughput rate real-time discrete cosine transform and the VLSI design