關鍵字查詢 | 類別:會議論文 | 著者 | 關鍵字:Yu-Lung

[第一頁][上頁]1[次頁][最末頁]目前在第 1 頁 / 共有 16 筆查詢結果
序號 學年期 教師動態
1 106/2 電機系 楊維斌 副教授 會議論文 發佈 Single-Inductor Dual-Output DC-DC Converters with new type ramp and clock generator , [106-2] 著者:Wei-Bin Yang, Chi-Hsuan Sun, Zi-Ang Huang, Chih-Chung Chieh, Yu-Lung Lo
2 106/2 電機系 楊維斌 副教授 會議論文 發佈 The design of a crystal-off oscillator with robust on-chip PVT compensation , [106-2] 著者:Wei-Bin Yang,Chi-Hsuan Sun,Jhih-Cheng Chen,Horng-Yuan Shih,Yu-Lung Lo
3 104/1 電機系 楊維斌 副教授 會議論文 發佈 Analysis and Design Considerations of Static CMOS Logics under Process, Voltage and Temperature Variation in UMC 0.18um CMOS Process , [104-1] 著者:Wei-Bin Yang; Yu-Yao Lin; Chi-Hsiung Wang; Kuo-Ning Chang; Cing-Huan Chen; Yu-Lung Lo
4 102/2 電機系 楊維斌 副教授 會議論文 發佈 Analysis and Design Considerations of Static CMOS Logics under Process, Voltage and Temperature Variation in 90nm Process , [102-2] 著者:Yang, Wei-Bin; Lin, Yu-Yao; Lo, Yu-Lung
5 89/1 電機系 謝景棠 教授 會議論文 發佈 A Study of Enhancing the Robustness of Watermark , [89-1] 著者:Hsieh, Ching-Tang; Lu, Yu-Lung; Luo, Chih-Ping; Kuo, Feng-Jen
6 101/2 電機系 楊維斌 副教授 會議論文 發佈 A GHz Full-Division-Range Programmable Divider with Output Duty-Cycle Improved , [101-2] 著者:Yu-Lung Lo; Jhih-Wei Tsai; Han-Ying Liu; Yang, Wei-Bin
7 100/2 財金系 陳玉瓏 副教授 會議論文 發佈 Trade openness and finance: Effects of China foreign trade on Latin American financial development , [100-2] 著者:Chen, Yu-lung; Emile, Etzer S.
8 100/1 電機系 楊維斌 副教授 會議論文 發佈 Supply Voltage and Temperature Insensitive Current Reference for the 4 MHz Oscillator , [100-1] 著者:Wang, Chi-hsiung; Lin, Cheng-feng; Yang, Wei-bin; Lo, Yu-lung
9 100/1 電機系 楊維斌 副教授 會議論文 發佈 Temperature Insensitive Current Reference for the 6.27 MHz Oscillator , [100-1] 著者:Yang, Wei-bin; Huang, Zheng-yi; Cheng, Ching-tsan; Lo, Yu-lung
10 99/1 電機系 楊維斌 副教授 會議論文 發佈 A New Dynamic Fast-Settling Low Dropout Regulator with Programmable Output Voltage , [99-1] 著者:Yang, Wei-bin; Shen, Jsung-mo; Chang, Hsiang-hsiung; Lo, Yu-lung
11 96/2 電機系 楊維斌 副教授 會議論文 發佈 A Spread-Spectrum Clock Generator Using Fractional-N PLL Controlled Delta-Sigma Modulator for Serial-ATA III , [96-2] 著者:Cheng, Kuo-hsing; Hung, Cheng-liang; Chang, Chih-hsien; Lo, Yu-lung; Yang, Wei-bin; Miaw, Jiunn-way
12 98/1 電機系 楊維斌 副教授 會議論文 發佈 A Low Power Multi-Voltage Control Technique with Fast-Settling Mechanism for Low Dropout Regulator , [98-1] 著者:Shen, Jsung-mo; Yang, Wei-bin; Hsieh, Chang-yu; Lo, Yu-lung
13 95/1 電機系 楊維斌 副教授 會議論文 發佈 A New Dynamic Floating Input D Flip-Flop (DFIDFF) for High Speed and Ultra Low Voltage Divided-by 4/5 Prescaler , [95-1] 著者:Jau, Ting-sheng; Yang, Wei-bin; Lo, Yu-lung
14 98/1 電機系 楊維斌 副教授 會議論文 發佈 Designing Ultra-Low Voltage PLL Using a Bulk-Driven Technique , [98-1] 著者:Chao, Ting-sheng; Lo, Yu-lung; Yang, Wei-bin; Cheng, Kuo-hsing
15 98/1 電機系 楊維斌 副教授 會議論文 發佈 A Pseudo Fractional-N and Multiplier Clock Generator with 50% Duty Cycle Output Using Low Power Phase Combination Controller , [98-1] 著者:Gao, Wan-lun; Yang, Wei-bin; Lo, Yu-lung
16 98/1 電機系 楊維斌 副教授 會議論文 發佈 A Multi-Voltage Control Technique with Fast-Settling Mechanism for Low Dropout Regulator , [98-1] 著者:Shen, Jsung-mo; Yang, Wei-bin; Hsieh, Chang-yu; Lo, Yu-lung
[第一頁][上頁]1[次頁][最末頁]目前在第 1 頁 / 共有 16 筆查詢結果