關鍵字查詢 | 類別:會議論文 | 著者 | 關鍵字:Wei-bin

[第一頁][上頁]12[次頁][最末頁]目前在第 2 頁 / 共有 46 筆查詢結果
序號 學年期 教師動態
31 92/2 電機系 楊維斌 副教授 會議論文 發佈 A Dual-slope Phase Frequency Detector and Charge Pump Architecture to Achieve Fast Locking of Phase-Locked Loop , [92-2] 著者:Cheng, Kuo-hsing; Yang, Wei-bin; Ying, Cheng-ming
32 96/2 電機系 楊維斌 副教授 會議論文 發佈 A Spread-Spectrum Clock Generator Using Fractional-N PLL Controlled Delta-Sigma Modulator for Serial-ATA III , [96-2] 著者:Cheng, Kuo-hsing; Hung, Cheng-liang; Chang, Chih-hsien; Lo, Yu-lung; Yang, Wei-bin; Miaw, Jiunn-way
33 98/1 電機系 楊維斌 副教授 會議論文 發佈 A Low Power Multi-Voltage Control Technique with Fast-Settling Mechanism for Low Dropout Regulator , [98-1] 著者:Shen, Jsung-mo; Yang, Wei-bin; Hsieh, Chang-yu; Lo, Yu-lung
34 95/2 電機系 楊維斌 副教授 會議論文 發佈 A 30Phase 500MHz PLL for 3X Over-Sampling Clock Data Recovery , [95-2] 著者:Cheng, Kuo-Hsing; Chen, Chao-An; Yang, Wei-Bin; Cho, Feng-Hsin
35 95/1 電機系 楊維斌 副教授 會議論文 發佈 Analysis and Design of High Performance, Low Power Multiple Ports , [95-1] 著者:Jau, Ting-sheng; Yang, Wei-bin; Chang, Chung-yu
36 95/1 電機系 楊維斌 副教授 會議論文 發佈 A New Dynamic Floating Input D Flip-Flop (DFIDFF) for High Speed and Ultra Low Voltage Divided-by 4/5 Prescaler , [95-1] 著者:Jau, Ting-sheng; Yang, Wei-bin; Lo, Yu-lung
37 98/1 電機系 楊維斌 副教授 會議論文 發佈 Designing Ultra-Low Voltage PLL Using a Bulk-Driven Technique , [98-1] 著者:Chao, Ting-sheng; Lo, Yu-lung; Yang, Wei-bin; Cheng, Kuo-hsing
38 98/1 電機系 楊維斌 副教授 會議論文 發佈 A Pseudo Fractional-N and Multiplier Clock Generator with 50% Duty Cycle Output Using Low Power Phase Combination Controller , [98-1] 著者:Gao, Wan-lun; Yang, Wei-bin; Lo, Yu-lung
39 94/2 電機系 楊維斌 副教授 會議論文 發佈 The new improved pseudo fractional-N clock generator with 50% duty cycle , [94-2] 著者:Kuo, Shu-chang; Hung, Tzu-chien; Yang, Wei-bin
40 97/1 電機系 楊維斌 副教授 會議論文 發佈 A 320-MHz 8bit × 8bit pipelined multiplier in ultra-low supply voltage , [97-1] 著者:Liang, Yung-chih; Huang, Ching-ji; Yang, Wei-bin
41 98/1 電機系 楊維斌 副教授 會議論文 發佈 A Multi-Voltage Control Technique with Fast-Settling Mechanism for Low Dropout Regulator , [98-1] 著者:Shen, Jsung-mo; Yang, Wei-bin; Hsieh, Chang-yu; Lo, Yu-lung
42 94/1 電機系 楊維斌 副教授 會議論文 發佈 The New Approach of Programmable Pseudo Fractional-N Clock Generator for GHz Operation with 50% Duty Cycle , [94-1] 著者:Yang, Wei-bin; Kuo, Shu-chang; Chu, Yuan-hua; Cheng, Kuo-hsing
43 88/1 電機系 鄭國興 教授 會議論文 發佈 The suggestion for CFS CMOS buffer , [88-1] 著者:Cheng, Kuo-hsing; Yang, Wei-bin
44 90/1 電機系 鄭國興 教授 會議論文 發佈 A difference detector PFD for low jitter PLL , [90-1] 著者:鄭國興; Cheng, Kuo-hsing; Yao, Tse-hua; Jiang, Shu-yu; Yang, Wei-bin
45 86/1 電機系 鄭國興 教授 會議論文 發佈 Low-voltage-swing low-power CMOS buffer , [86-1] 著者:鄭國興; Cheng, Kuo-hsing; Yang, Wei-bin
46 86/1 電機系 鄭國興 教授 會議論文 發佈 A 1.2V 32-bit CMOS adder design using convertional 5V CMOS process , [86-1] 著者:鄭國興; Cheng, Kuo-hsing; Yang, Wei-bin; Laiw, Yii-yih
[第一頁][上頁]12[次頁][最末頁]目前在第 2 頁 / 共有 46 筆查詢結果