研究報告
| 學年 | 100 |
|---|---|
| 學期 | 1 |
| 出版（發表）日期 | 2011-08-01 |
| 作品名稱 | 次微微秒解析度之時間數位轉換器電路研製 |
| 作品名稱（其他語言） | Design of a Time-To-Digital Converter with Resolution of Sub-Pico Second |
| 著者 | 施鴻源 |
| 單位 | 淡江大學電機工程學系 |
| 描述 | 計畫編號：NSC100-2221-E032-066
 研究期間：20110801~20120731
 研究經費：463,000 |
| 委託單位 | 行政院國家科學委員會 |
| 摘要 | Advanced semiconductor process leads transistors featured high speed and low operating voltage. Low operating voltage results in difficulty of high resolution in voltage domain, especially for design of analog-to-digital converters (ADCs). On the contrary, Transistors featured high speed lead to high resolution in time domain. Therefore, the purpose of this project is to develop a time-to-digital converter (TDC) with resolution of sub-pico second applying in analog-to-digital converters (ADCs) and all-digital phase-locked loop (ADPLL). The time-to-digital converter also features low power and small chip area. 隨著半導體製程之進步，電晶體的操作速度越來越快。相反的，電晶體的操作電壓卻 越來越低，使得以往在電壓域(Voltage Domain)設計電路變得越來越困難。尤其是在 類比數位轉換器的設計上，要達到高解析度變得十分困難。反之，由於電晶體的操作 速度越來越快，因此在時間域(Time domain)上處理訊號可達到的解析度越來越高。因 此運用時間數位轉換器處理訊號可達具有高解析度、省電、快速等優點。本計畫目的 在於發展一解析度小於1ps 之時間數位轉換器，可廣泛應用於類比數位轉換器、全數 位鎖相迴路(ADPLL)的設計上。並具有縮小晶片面積、省電等優點。 |
| 關鍵字 | time-to-digital converter; TDC; all-digital phase-locked loop; ADPLL; analog-to-digital converter; ADC |
| 語言 | zh_TW |
| 相關連結 |
機構典藏連結 ( http://tkuir.lib.tku.edu.tw:8080/dspace/handle/987654321/76917 ) |