關鍵字查詢 | 類別:會議論文 | 著者 | 關鍵字:Rau

[第一頁][上頁]12[次頁][最末頁]目前在第 1 頁 / 共有 35 筆查詢結果
序號 學年期 教師動態
1 106/2 電機系 饒建奇 副教授 會議論文 發佈 Low-Capture-Power X-filling Method Based On Architecture Using Selection Expansion , [106-2] 著者:Yu-Ting Chung; Jiann-Chyi Rau
2 104/2 產經系 李順發 副教授 會議論文 發佈 Indeterminacy and the properties of the utility function , [104-2] 著者:Lee, Shun-Fa; Chen, Been-Lon; Raurich, Xavier
3 93/2 電機系 饒建奇 副教授 會議論文 發佈 Reconfigurable multiple scan-chains for reducing test application time of SOCs , [93-2] 著者:Rau, Jiann-chyi; Chien, Chih-lung; Ma, Jia-shing
4 99/1 電機系 饒建奇 副教授 會議論文 發佈 The AB-Filling Methodology for Power-aware At-Speed Scan Testing , [99-1] 著者:Chen, Tsung-tang; Wu, Po-han; Chen, Kung-han; Rau, Jiann-chyi; Tzeng, Shih-ming
5 95/1 電機系 吳柏翰 助理教授 會議論文 發佈 Design of Dynamically Assignmentable TAM Width for Testing Core-Based SOCs , [95-1] 著者:Rau, Jiann-Chyi; Chen, Chien-Shiun; Wu, Po-Han
6 96/2 電機系 饒建奇 副教授 會議論文 發佈 A New Low Power, High Speed Double-Edge Triggered Flip-Flop , [96-2] 著者:Wu, Chung-Lin; Yang, Wei-Bin; Rau, Jiann-Chyi; Wang, Chi-Hsiung
7 93/1 電機系 饒建奇 副教授 會議論文 發佈 An Efficient Low-Overhead Policy for Constructing Multiple Scan-Chains , [93-1] 著者:Rau, Jiann-Chyi; Lin, Ching-Hsiu; Chang, Jun-Yi
8 91/1 電機系 饒建奇 副教授 會議論文 發佈 A Novel BIST Response Analyzer Based on TLS , [91-1] 著者:Rau, Jiann-Chyi; Jone, Wen-Ben
9 92/1 電機系 饒建奇 副教授 會議論文 發佈 A Core-Based Test Methodology for Fast Multipliers , [92-1] 著者:Rau, Jiann-Chyi; Lin, Chia-Hung; Lin, Ching-Hsiu
10 92/1 電機系 饒建奇 副教授 會議論文 發佈 Pseudo-Exhaustively Testing VLSI Circuits Using Enhanced Tree-Structured Scan Chains , [92-1] 著者:Rau, Jiann-Chyi; Kuo, Kuo-Chun; Yang, Ta-Wei
11 92/1 電機系 饒建奇 副教授 會議論文 發佈 A Datapath-Based Debugging Mechanism for RTL Description , [92-1] 著者:Rau, Jiann-Chyi; Chang, Yi-Yuan; Huang, Wang-Tiao
12 101/1 電機系 饒建奇 副教授 會議論文 發佈 Multimode ATPG for DVFS Designs , [101-1] 著者:Bai, B.; Lin, J.; Rau, Jiann-chyi
13 101/1 電機系 饒建奇 副教授 會議論文 發佈 An Efficient Test Data Compression Scheme Using Selection Expansion , [101-1] 著者:Rau, Jiann-chyi
14 101/1 電機系 饒建奇 副教授 會議論文 發佈 Optimal Unknown Bit Filtering for Test Response Masking , [101-1] 著者:Weng, Ding-ke; Rau, Jiann-Chyi; Lin , Cheng-han
15 100/1 電機系 饒建奇 副教授 會議論文 發佈 Multiple Inputs Selector for High-Speed Masking , [100-1] 著者:Chen, K-H.; Huang, J-T.; Wu, P-H.; Rau, J-C.
16 98/1 電機系 饒建奇 副教授 會議論文 發佈 A New Scheme of Reducing Shift and Capture Power Using the X-Filling Methodology , [98-1] 著者:Chen, Tsung-tang; Li, Wei-lin; Wu, Po-han; Rau, Jiann-chyi
17 98/2 電機系 饒建奇 副教授 會議論文 發佈 Multi-Cycle Compress Technique for High-Speed IP in Low-Cost Environment , [98-2] 著者:饒建奇; Rau, Jiann-Chyi; Lin, Chu-Chuan; Wu, Po-Han; Chen, Gong-Han
18 95/1 電機系 饒建奇 副教授 會議論文 發佈 Design of Dynamically Assignmentable TAM Width for Testing Core-Based SOCs , [95-1] 著者:Rau, Jiann-Chyi; Chen, Chien-Shiun; Wu, Po-Han
19 88/1 物理系 楊淑君 副教授 會議論文 發佈 Influence of the molecular geometry on the photoexcitations of highly emissive organic semiconductors , [88-1] 著者:Yang, Shu-chun; Graupner, W.; Guha, S.
20 97/2 電機系 饒建奇 副教授 會議論文 發佈 Reducing Switching Activity by Test Slice Difference Technique for Test Volume Compression , [97-2] 著者:Li, Wei-Lin; Wu, Po-Han; Rau, Jiann-Chyi
21 98/2 電機系 饒建奇 副教授 會議論文 發佈 Multi-Chains Encoding Scheme in Low-Cost ATE , [98-2] 著者:饒建奇; Rau, Jiann-Chyi; Chen, Gong-Han; Wu, Po-Han
22 87/1 物理系 楊淑君 副教授 會議論文 發佈 Electronic properties of poly(para-phenylenes) under hgh pressure , [87-1] 著者:Graupner, W.; Guha, S.; Yang, Shu-chun
23 97/1 電機系 饒建奇 副教授 會議論文 發佈 The Grid-Based Two-Layer Routing Algorithm Suitable for Cell/IP-Based Circuit Design , [97-1] 著者:Liu, Chia-Jung; Lin, Yi-Chen; Rau, Jiann-Chyi
24 88/2 電機系 饒建奇 副教授 會議論文 發佈 A timing-driven pseudo-exhaustive testing of VLSI circuits , [88-2] 著者:Chang, S. C.; Rau, J. C.
25 94/2 電機系 饒建奇 副教授 會議論文 發佈 A broadcast-based test scheme for reducing test size and application time , [94-2] 著者:Rau, Jiann-chyi; Chang, Jun-yi; Chen, Chien-shiun
26 93/2 電機系 饒建奇 副教授 會議論文 發佈 A novel reseeding mechanism for pseudo-random testing of VLSI circuits , [93-2] 著者:Rau, Jiann-chyi; Ho, Ying-fu; Wu, Po-han
27 92/1 電機系 饒建奇 副教授 會議論文 發佈 The TAM Architecture for Optimal Testing Scheduling of SOC , [92-1] 著者:Jiann-Chyi Rau; Wang-Tiao Huang; Chih-Lung Chien
28 90/1 電機系 饒建奇 副教授 會議論文 發佈 The methods to construct imaging circuit for efficient VLSI circuit verification , [90-1] 著者:饒建奇; Rau, Jiann-chyi; Chen, Y. M.; Chang, S. C.
29 92/1 電機系 饒建奇 副教授 會議論文 發佈 An Efficient Reseeding With Modifying Technique for Pseudo-Random-Based BIST , [92-1] 著者:Rau, Jiann-chyi; Yang, Ta-wei; Ho, Ying-fu
30 92/1 電機系 饒建奇 副教授 會議論文 發佈 The Optimal Layout-Based Multi-Scan-Chain Scheme , [92-1] 著者:Rau, Jiann-chyi; Lin, Ching-hsiu; Chang, Jun-yi
[第一頁][上頁]12[次頁][最末頁]目前在第 1 頁 / 共有 35 筆查詢結果