關鍵字查詢 | 類別:期刊論文 | 通訊作者 | 關鍵字:Wei-bin

[第一頁][上頁]1[次頁][最末頁]目前在第 1 頁 / 共有 08 筆查詢結果
序號 學年期 教師動態
1 106/1 電機系 楊維斌 副教授 期刊論文 發佈 A Fast-Lock and Low-Power DLL-Based Clock Generator Applied for DDR4 , [106-1] 通訊作者:Wei-Bin Yang
2 104/2 電機系 楊維斌 副教授 期刊論文 發佈 A 25 MHz crystal less clock generator with background calibration against process and temperature variation , [104-2] 通訊作者:Wei-Bin Yang
3 100/1 電機系 楊維斌 副教授 期刊論文 發佈 A synthesizable pseudo fractional-N clock generator with improved duty cycle output , [100-1] 通訊作者:Ynag, Wei-Bin
4 101/2 電機系 楊維斌 副教授 期刊論文 發佈 A new phase interpolator circuit for frequency multiplication design in embedded system , [101-2] 通訊作者:Yang, Wei-Bin
5 99/1 電機系 楊維斌 副教授 期刊論文 發佈 The High-Performance and Low-Power CMOS Output Driver Design , [99-1] 通訊作者:Cheng, Ching-tsan; Wang, Chi-hsiung; Liao, Pei-hsuan; Yang, Wei-bin; Lo, Yu-lung
6 98/2 電機系 楊維斌 副教授 期刊論文 發佈 A Pseudo Fractional-N Clock Generator with 50% Duty Cycle Output , [98-2] 通訊作者:Yang, Wei-Bin
7 99/1 電機系 楊維斌 副教授 期刊論文 發佈 A 0.5 V 320 MHz 8 bit×8 bit pipelined multiplier in 130 nm CMOS process , [99-1] 通訊作者:Yang, Wei-Bin
8 97/2 電機系 楊維斌 副教授 期刊論文 發佈 Designing an Ultralow-Voltage Phase-Locked Loop Using a Bulk-Driven Technique , [97-2] 通訊作者:Lo, Yu-lung; Yang, Wei-bin; Chao, Ting-sheng; Cheng, Kuo-hsing
[第一頁][上頁]1[次頁][最末頁]目前在第 1 頁 / 共有 08 筆查詢結果