1 |
99/1 |
電機系 吳柏翰 助理教授於
期刊論文
發佈
Optimal Test Access Mechanism (TAM) for Reducing Test Application Time of Core-Based SOCs
,
[99-1]
通訊作者:Rau, Jiann-Chyi
|
2 |
96/2 |
電機系 吳柏翰 助理教授於
期刊論文
發佈
A Novel Reseeding Mechanism for Improving Pseudo-Random Testing of VLSI Circuits
,
[96-2]
通訊作者:Rau, Jiann-chyi
|
3 |
96/2 |
電機系 吳柏翰 助理教授於
期刊論文
發佈
An Efficient Scheduling Algorithm Based On Multi-frequency TAM for SOC Testing
,
[96-2]
通訊作者:Rau, Jiann-chyi; Wu, Po-han; Ma, Jia-shing
|
4 |
99/2 |
電機系 吳柏翰 助理教授於
期刊論文
發佈
Power-aware compression scheme for multiple scan-chain
,
[99-2]
通訊作者:Rau, Jiann-Chyi
|
5 |
99/1 |
電機系 吳柏翰 助理教授於
期刊論文
發佈
Power-aware multi-chains encoding scheme for system-on-a-chip in low-cost environment
,
[99-1]
通訊作者:Rau, Jiann-Chyi
|
6 |
99/2 |
電機系 吳柏翰 助理教授於
期刊論文
發佈
An Efficient Algorithm to Selectively Gate Scan Cells for Capture Power Reduction
,
[99-2]
通訊作者:Rau, Jiann-Chyi
|
7 |
99/2 |
電機系 饒建奇 副教授於
期刊論文
發佈
Power-aware compression scheme for multiple scan-chain
,
[99-2]
通訊作者:Rau, Jiann-Chyi
|
8 |
99/1 |
電機系 饒建奇 副教授於
期刊論文
發佈
Power-aware multi-chains encoding scheme for system-on-a-chip in low-cost environment
,
[99-1]
通訊作者:Rau, Jiann-Chyi
|
9 |
99/2 |
電機系 饒建奇 副教授於
期刊論文
發佈
An Efficient Algorithm to Selectively Gate Scan Cells for Capture Power Reduction
,
[99-2]
通訊作者:Rau, Jiann-Chyi
|
10 |
96/2 |
電機系 饒建奇 副教授於
期刊論文
發佈
An Efficient Scheduling Algorithm Based On Multi-frequency TAM for SOC Testing
,
[96-2]
通訊作者:Rau, Jiann-chyi; Wu, Po-han; Ma, Jia-shing
|
11 |
96/2 |
電機系 饒建奇 副教授於
期刊論文
發佈
A Novel Reseeding Mechanism for Improving Pseudo-Random Testing of VLSI Circuits
,
[96-2]
通訊作者:Rau, Jiann-chyi
|
12 |
99/1 |
電機系 饒建奇 副教授於
期刊論文
發佈
Optimal Test Access Mechanism (TAM) for Reducing Test Application Time of Core-Based SOCs
,
[99-1]
通訊作者:Rau, Jiann-Chyi
|