關鍵字查詢 | 類別:期刊論文 | 關鍵字 | 關鍵字:Yield Loss

[第一頁][上頁]1[次頁][最末頁]目前在第 1 頁 / 共有 02 筆查詢結果
序號 學年期 教師動態
1 99/2 電機系 吳柏翰 助理教授 期刊論文 發佈 An Efficient Algorithm to Selectively Gate Scan Cells for Capture Power Reduction , [99-2] 關鍵字:Clock Gating;Scan Test;Low Power Scan Test;Full-Scan Testing;Design for Testability;Yield Loss
2 99/2 電機系 饒建奇 副教授 期刊論文 發佈 An Efficient Algorithm to Selectively Gate Scan Cells for Capture Power Reduction , [99-2] 關鍵字:Clock Gating;Scan Test;Low Power Scan Test;Full-Scan Testing;Design for Testability;Yield Loss
[第一頁][上頁]1[次頁][最末頁]目前在第 1 頁 / 共有 02 筆查詢結果