關鍵字查詢 | 類別:期刊論文 | 著者 | 關鍵字:Yu-Lung

[第一頁][上頁]1[次頁][最末頁]目前在第 1 頁 / 共有 18 筆查詢結果
序號 學年期 教師動態
1 106/1 電機系 江正雄 教授 期刊論文 發佈 A current-controlled oscillator with temperature, voltage, and process compensation , [106-1] 著者:Wei-Bin Yang; Jen-Shiun Chiang; Ching-Tsan Cheng; Chi-Hsiung Wang; Horng-Yuan Shih; Jia-Liang Syu; Cing-Huan Chen; Yu-Lung Lo
2 106/1 電機系 楊維斌 副教授 期刊論文 發佈 Design of Fast-Locked Digitally Controlled Low-Dropout Regulator for Ultra-low Voltage Input , [106-1] 著者:Wei‑Bin Yang; Yu-Yao Lin; Yu-Lung Lo
3 105/1 電機系 楊維斌 副教授 期刊論文 發佈 All-digital duty-cycle corrector with synchronous and high accuracy output for double date rate synchronous dynamic random-access memory application , [105-1] 著者:Chih-Wei Tsai; Yu-Lung Lo; Chia-Chen Chang; Han-Ying Liu; Wei-Bin Yang; Kuo-Hsing Cheng
4 106/1 電機系 楊維斌 副教授 期刊論文 發佈 A Fast-Lock and Low-Power DLL-Based Clock Generator Applied for DDR4 , [106-1] 著者:Yu-Lung Lo; Wei-Bin Yang; Han-Hsien Wang; Cing-Huan Chen; Zi-Ang Huang
5 106/1 電機系 楊維斌 副教授 期刊論文 發佈 Wide‑range CMOS reference clock generator with a dynamic duty cycle scaling mechanism at a 0.9‑V supply voltage , [106-1] 著者:Wei-Bin Yang; Yu-Lung Lo; Kuo-Ning Chang; Yu-Yao Lin
6 104/2 電機系 楊維斌 副教授 期刊論文 發佈 A High-Resolution All-Digital Temperature Sensor with Process Variation Compensation , [104-2] 著者:Yu-Lung Lo; Wei-Tsuen Chen; Yu-Ting Chiu; Wei-Bin Yang,
7 104/2 電機系 楊維斌 副教授 期刊論文 發佈 A High-Resolution All-Digital Temperature Sensor with Process Variation Compensation , [104-2] 著者:Yu-Lung Lo; Wei-Tsuen Chen; Yu-Ting Chiu; Wei-Bin Yang
8 101/2 財金系 陳玉瓏 副教授 期刊論文 發佈 Trade Openness and Finance: Effects of Foreign Trade with China on Latin American Financial Development , [101-2] 著者:Chen, Yu-Lung; Emile, Etzer S.
9 94/2 財金系 陳玉瓏 副教授 期刊論文 發佈 Clearing margin system in the futures markets—Applying the value-at-risk model to Taiwanese data , [94-2] 著者:Chiu, Chien-Liang; Chiang, Shu-Mei; Hung, Jui-Cheng; Chen, Yu-Lung
10 94/2 財金系 洪瑞成 教授 期刊論文 發佈 Clearing margin system in the futures markets—Applying the value-at-risk model to Taiwanese data , [94-2] 著者:Chiu, Chien-Liang; Chiang, Shu-Mei; Hung, Jui-Cheng; Chen, Yu-Lung
11 94/2 財金系 邱建良 教授 期刊論文 發佈 Clearing margin system in the futures markets—Applying the value-at-risk model to Taiwanese data , [94-2] 著者:Chiu, Chien-Liang; Chiang, Shu-Mei; Hung, Jui-Cheng; Chen, Yu-Lung
12 94/2 財金系 姜淑美 教授 期刊論文 發佈 Clearing margin system in the futures markets—Applying the value-at-risk model to Taiwanese data , [94-2] 著者:Chiu, Chien-Liang; Chiang, Shu-Mei; Hung, Jui-Cheng; Chen, Yu-Lung
13 96/2 資工系 陳俊豪 教授 期刊論文 發佈 Genetic-Fuzzy Data Mining with Divide-and-Conquer Strategy , [96-2] 著者:Hong, Tzung-pei; Chen, Chun-hao; Lee, Yeong-chyi; Wu, Yu-lung
14 94/2 資工系 陳俊豪 教授 期刊論文 發佈 A GA-based Fuzzy Mining Approach to Achieve a Trade-off Between Number of Rules and Suitability of Membership Functions , [94-2] 著者:Hong, Tzung-pei; Chen, Chun-hao; Wu, Yu-lung; Lee, Yeong-chyi
15 99/1 電機系 楊維斌 副教授 期刊論文 發佈 The High-Performance and Low-Power CMOS Output Driver Design , [99-1] 著者:Cheng, Ching-tsan; Wang, Chi-hsiung; Liao, Pei-hsuan; Yang, Wei-bin; Lo, Yu-lung
16 98/2 電機系 楊維斌 副教授 期刊論文 發佈 A Pseudo Fractional-N Clock Generator with 50% Duty Cycle Output , [98-2] 著者:Yang, Wei-Bin; Lo, Yu-Lung; Chao, Ting-Sheng
17 97/2 電機系 楊維斌 副教授 期刊論文 發佈 High-Speed and Ultra-Low-Voltage Divide-by-4/5 Counter for Frequency Synthesizer , [97-2] 著者:Lo, Yu-lung; Yang, Wei-bin; Chao, Ting-sheng; Cheng, Kuo-hsing
18 97/2 電機系 楊維斌 副教授 期刊論文 發佈 Designing an Ultralow-Voltage Phase-Locked Loop Using a Bulk-Driven Technique , [97-2] 著者:Lo, Yu-lung; Yang, Wei-bin; Chao, Ting-sheng; Cheng, Kuo-hsing
[第一頁][上頁]1[次頁][最末頁]目前在第 1 頁 / 共有 18 筆查詢結果