An efficient VLSI architecture of embedded sub-band coding with optimal truncation for scalable video coding | |
---|---|
學年 | 108 |
學期 | 1 |
申請日期 | 2019-08-01 |
得獎人員 | 江正雄 CHIANG JEN-SHIUN |
得獎論文名稱 | An efficient VLSI architecture of embedded sub-band coding with optimal truncation for scalable video coding |
得獎等級 | 0 |
所屬類別 | 0 |
出版者 | Journal of Internet Technology 4(18), p.705-711 |
研究獎勵類別 | 5 |
備註 | |
發表日期 | 2017-01-01 |
SDGS | 消除貧窮,夥伴關係,優質教育,尊嚴就業與經濟發展,產業創新與基礎設施 |