Designing an UltraLow-Voltage Phase-Locked Loop Using a Bulk-Driven Technique
學年 98
學期 1
申請日期 2009-08-01
得獎人員 楊維斌 Web-bin Yang
得獎論文名稱 Designing an UltraLow-Voltage Phase-Locked Loop Using a Bulk-Driven Technique
得獎等級 0
所屬類別 0
出版者
研究獎勵類別 5
備註
發表日期 1900-01-01
SDGS 優質教育,產業創新與基礎設施